/ / Importer des données dans Verilog - verilog, fpga, system-verilog, hdl

Importer des données dans Verilog - verilog, fpga, system-verilog, hdl

J'aimerais importer les données que j'ai saisies avec mon analyseur logique à l'aide de Verilog.

Je ne sais pas quel serait le meilleur moyen de l'importer sur mon banc d'essai pour pouvoir tester mes modules préparés?

Une autre question est, si je devrais l'exporter de l'analyseur logique dans Binaire, Csv ou Vdc type?

Merci de votre aide!

Réponses:

1 pour la réponse № 1

Vivado a une fonctionnalité intégrée pour enregistrer le dump ChipScope, au format zip.

Lorsque vous extrayez manuellement ce fichier zip, vous aurez le fichier CSV contenant toutes les valeurs de signaux.

Modifiez-le en fonction de votre utilisation, lisez-le dans Verilog à l'aide des appels système de gestion de fichiers!

write_hw_ila_data my_hw_ila_data_file.zip [upload_hw_ila_data hw_ila_1]

Je parle de ce zip qui est généré par cette commande.

  1. Générez le fichier zip à l'aide de cette commande, write_hw_ila_data my_hw_ila_data_file.zip [upload_hw_ila_data hw_ila_1]
  2. Extraire ce fichier zip et voir pour waveform.csv
  3. Convertissez-le en xlsx pour voir et apporter des modifications si nécessaire
  4. Convertissez à nouveau en csv et ouvrez-le dans Testbench à l'aide d'opérations sur les fichiers.

Remarque: Supprimez le nom du signal et extrayez tous les vecteurs. assigner dans le banc d'essai en conséquence.

questions connexes

Que signifie le signe caret (^)? - verilog
Le fil Verilog n'est pas affecté - Verilog, affectation variable
Exponentielle en verilog - verilog, xilinx
Requête HTTP en HDL Verilog - verilog, hdl, altera
Sortie décimale incorrecte de la soustraction Verilog - Verilog
Comment implémenter randomize () dans verilog? - verilog
Appelez une tâche ou une fonction via VPI - verilog, system-verilog, vpi
Quelle est la véritable signification de # 10 verilog testbench? - verilog
prendre l'horloge d'entrée fpga dans mon code verilog
Modélisation z sur un verilog de système réel - verilog, system-verilog
Verilog: Utilisation de 'PARAMETER pendant l'instanciation - verilog, system-verilog, hdl, programmation matérielle
Traduire VHDL en Verilog: instancier des réseaux spécifiques d’un bus sur une entrée de composant - verilog
Existe-t-il une signification particulière d'une parenthèse dans Verilog lorsqu'elle est utilisée pour envelopper un paramètre? - verilog
paramètre verilog comme entrée - nios II - verilog, hdl, altera, nios
Code source Verilog pour MIPS - mips, verilog, fpga
lire un fichier dans matlab et y accéder dans verilog - matlab, text, verilog, readfile, bits
Aligner les parenthèses Emacs - emacs
Puis-je trouver l'heure d'exécution du code Verilog? - c ++, matériel, verilog, fpga, hdl
Comment tester le module Verilog généré par Chisel dans VCS? Comment vpi_uer.cc fonctionne-t-il au ciseau? - burin
Passage de tableau de verilog de système à VHDL - tableaux, génériques, passage de paramètre, vhdl, verilog de système