Por que o DCM não funciona no Modelsim 10.3? - verilog, fpga, xilinx, modelsim

Eu tentei usar o Digital Clock Manager (DCM) e dobro o clock de entrada. O iSim (ferramenta de simulação Xilinx) fornece o resultado correto, mas no Modelsim o clock de saída é sempre zero.

Eu sempre compilo a pasta unisims (que consiste em módulos IBUFG, DCM e BUFG no software xilinx) na biblioteca do meu projeto em modelsim.

De acordo com o Russel Answer, usei o Xilinx Core Generator. Eu quero a frequência de CLKFX ser o dobro de CLKIN. Como você vê nas fotos a seguir, os resultados do iSim (simulador Xilinx) estão corretos, mas na Modelsim CLKFX é sempre zero:

Resultados iSim (Xilinx Simulator):

Resultados Modelsim:

Respostas:

Se você acha que não está configurando o DCMcorretamente, você precisa ler a documentação sobre os DCMs e como eles funcionam. Se você procurar o Guia da Biblioteca Xilinx (+ Nome do FPGA), você encontrará todos os Primitivos disponíveis no seu dispositivo. Ou você pode ver a lista completa aqui:

Guias da Biblioteca Xilinx

Se você ainda estiver com problemas depois de olharCom todos os seus parâmetros, você pode tentar usar o CoreGen para gerar seu DCM para você. O CoreGen irá garantir que você não cometa erros ou instancie algo em uma configuração inválida. A saída do CoreGen é um arquivo .vhd que você pode incluir no seu projeto modelsim e simular com ele.