Modellierung z auf einem Real im System Verilog - Verilog, System-Verilog

Ich mache ein sehr einfaches Modell einer AusgabeTreiber, der 3 Ausgangspegel haben kann. Es kann auch ausgeschaltet werden. Was ich tun möchte, ist das Modell als real zu modellieren, so dass ich den drei Ebenen unterschiedliche Zahlen zuweisen kann. Ich bin nicht sicher, den "Aus" -Zustand zu modellieren. Ich fand einige Diskussionen über die Verwendung inf oder NaN zu modellieren z in einer reellen Zahl, aber es sieht nicht so aus, als wäre dies ein entschiedenes Argument. Dies ist also eine zweiteilige Frage:

1) ist NaN der richtige Weg zum Modellieren z auf einen real in system verilog?

2) Wie ordne ich zu NaN in system verilog? Das funktioniert:

realnum = 0.0/0.0;

Aber es scheint ein bisschen kludig zu sein. Gibt es schon einen definierten Weg zu bekommen NaN?

Der richtige Weg, um das zu tun, was ich möchte, ist wahrscheinlich Verilog-AMS, aber ich möchte vermeiden, dass eine Lizenz für einen Simulator verwendet wird, der dies für ein so einfaches Modell unterstützt.

Bearbeiten: Um zu klären, warum ich das tun möchte: Dieses Modell wird eine Zellansicht im obersten Schaltplan sein, die ich netlistiere. Ich kann keine 2-Bit-Ausgabe ausführen, da der Schaltplan nur eine Leitung hat.

Antworten:

Eine neue Funktion 6.6.7 Benutzerdefinierte Nettotypen wurde im 1800-2012 LRM hinzugefügt, aber ich nichtIch denke, es wurde bereits von den meisten Anbietern implementiert. In der Zwischenzeit können Sie eigene Auflösungsfunktionen erstellen und bei Bedarf manuell einfügen, um Ihren Real in einen 4-Zustandswert zu konvertieren.