tworzenie niejawnych reguł z wieloma wymaganiami wstępnymi w pliku makefile - makefile

Mam plik makefile, który ma wiele podobnie wyglądających stwierdzeń:

ABC_01.exe: ABC_01.o ../constant.o
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll

ABC_02.exe: ABC_02.o ../constant.o
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll

ABC_03.exe: ABC_03.o ../constant.o
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll

ABC_04.exe: ABC_04.o ../constant.o
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll

Chciałbym wiedzieć, czy mogę stworzyć zasadę niejawną

%.exe:%.o ???
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll

więc nie muszę powtarzać reguły dla każdego celu wykonywalnego.

Odpowiedzi:

Nie ma problemu:

ABC_%.exe: ABC_%.o ../constant.o
gcc $^ -o $@ $(SOMEPATH)/bin/constant.dll