Przesuwanie i dodawanie std_logic_vector (ma 36 ale musi mieć 18 elementów) - vhdl, fpga, altera, quartus
Jak zapisywać wartości wejściowe w różnych cyklach zegarowych w testowym programie v / hdl? - vhdl, xilinx, spartan
Czy ktoś może pomóc w wyświetleniu prostego kodu VHDL 5x7 dla matrycy „R”? - vhdl, displayobject, multipleksowanie, matryca punktowa